커뮤니티
스포츠
토론장


새 잡담게시판으로 가기
(구)잡담게시판 [1] [2] [3] [4] [5] [6]
HOME > 커뮤니티 > 잡담 게시판
 
작성일 : 15-12-29 09:49
낸드플래시 마의 16나노 벽 깨졌다… 한국 메모리 업계 14나노 개발
 글쓴이 : 진구와삼숙
조회 : 2,004  

한국 메모리 업계가 14나노 평면형 낸드플래시를 양산한다. 삼성전자는 이미 양산하고 있다. SK하이닉스도 새해 개발 작업을 끝내고 양산 체제에 돌입한다. 

일본, 미국 메모리 업체는 기술 업그레이드 계획이 없다. 도시바는 15나노를 마지막으로 더 이상 평면형 제품 개발을 하지 않겠다고 못 박았다. 마이크론은 인텔과 함께 개발한 상변화메모리(P램:Phase Change RAM) 일종인 ‘3D 크로스포인트’에 역량을 집중할 계획이다. 

28일 업계에 따르면 삼성전자는 14나노 평면형 낸드플래시를 새해 상반기에 양산한다. 개발 작업은 완료했다. 새해 1월 31일 미국 샌프란시스코에서 열리는 국제반도체회로학회(ISSCC)에서 14나노 낸드플래시 개발 결과물을 공개할 예정이다. 

삼성전자 14나노 낸드플래시는 16나노 제품과 비교해 플로팅게이트 면적이 약 12.5% 줄었다. 이는 실리콘 다이(Die) 면적 감소 효과로 이어진다. 웨이퍼 한 장에서 뽑아낼 수 있는 낸드 칩 수량이 늘어나 원가를 낮출 수 있다는 의미다. 

16나노 제품을 양산 중인 SK하이닉스도 올 들어 14나노 낸드플래시 개발에 착수했다. 새해 상반기까지 개발을 마치고 연내 양산을 시작할 계획인 것으로 전해졌다. 

낸드플래시는 플로팅게이트에 전자(일렉트론)를 저장하거나 빼내는 방법으로 0과 1을 구분한다. 회로 선폭을 좁혀 플로팅게이트 면적을 줄이면 저장 가능한 전자 수가 감소한다. 15~16나노 낸드플래시는 플로팅게이트에 저장할 수 있는 전자 수가 10개 미만, 14나노는 이보다 더 적다. 이렇게 저장 가능한 전자 수에 여유가 없다면 데이터를 읽고 쓸 때 오류가 잦다. 15~16나노가 평면형 낸드플래시 제품군의 마지막 공정 노드가 될 것이란 전망도 이 때문에 나왔다. 낸드플래시 원조 개발업체인 일본 도시바가 15나노 이후 더 이상 평면형 제품 개발을 하지 않겠다고 선언한 이유는 이런 구조적 한계 때문이다. 삼성전자가 14나노 낸드플래시를 개발했다는 소식이 전해지자 전문가가 ‘마의 벽’을 깬 것이라고 평가한 것도 같은 맥락이다.

14나노 평면형 낸드플래시에서 셀당 3비트(bit)를 저장할 수 있는 트리플레벨셀(TLC:Triple Level Cell) 제품이 나올 수 있을 지도 관전 포인트다. 저장 가능한 전자 개수가 적어 쉽지 않을 것이라는 분석이 많으나 개발에 성공한다면 ‘용량당 원가’를 더 낮출 수 있다. 삼성전자가 개발 완료한 14나노 평면형 낸드플래시는 셀당 2비트를 저장할 수 있는 멀티레벨셀(MLC:Multi Level Cell) 128기가비트(Gb) 제품이다.

업계 관계자는 “삼성전자가 14나노 개발에 성공하고 SK하이닉스가 개발에 나서면서 평면형 낸드플래시는 생명연장이 가능해졌다”며 “그러나 14나노 이후로는 플로팅게이트의 구조적 한계를 넘는 것이 어려워 보이므로 3D 적층 방식 제품이 주력 낸드플래시 제품으로 떠오를 것”이라고 말했다.

평면형 낸드플래시는 스마트폰과 태블릿에 탑재되는 임베디드멀티미디어카드(eMMC), 유니버설플래시스토리지(UFS)에 탑재된다. 적층 구조의 3D 낸드플래시가 솔리드스테이트드라이브(SSD) 등에 탑재되며 적용 범위를 넓히고 있으나 아직까지 매출 대부분을 책임지는 ‘주력’은 평면형 제품이라는 설명이다.
출처 : 해외 네티즌 반응 - 가생이닷컴https://www.gasengi.com
대한국인




가생이닷컴 운영원칙
알림:공격적인 댓글이나 욕설, 인종차별적인 글, 무분별한 특정국가 비난글등 절대 삼가 바랍니다.
griaso 15-12-29 10:07
   
하드디스크도 물리학자들이 디스크당 저장 density 용적의 한계가 있어서 기술적 한계가 왔다고 한지가 벌써 10년도 넘었어요. ^^; 엔지니어들이 그런말 무시하고 그냥 이리저리 밀어부쳐서 기술적 한계를 돌파해서 지금까지 온거.

다만 메모리류는 게이트 때문에 정말로 어떻게 될지는 문제죠. 10나노가 대략 이론적 마지노선이라. 게이트가 일종의 운하의 벽처럼 나눠서 전자가 옆으로 넘어가지 못하게 막아주는 역할을 하는데. 너무 그 벽들이 얇으면 전자가 벽을 통과해버리면서 leak이 일어나게되죠. 그러면 전자를 잡이놓지못해서 망하는거죠.

Solid state physics나 quantum mechanics/physics 관련 공부해보신분들은 아실겁니다. 전자가 게이트뚫고 옆동네로 왔다갔다할 확률...^^
시차적관점 15-12-29 10:38
   
3d 적층형은 생산 단가가 많이 높나보죠?
     
nuntingzap 15-12-29 13:11
   
3d 구조가 평면 구조보다 특성아 않좋아요 또 SLC가 TLC보다 훨씬 특성이 좋아요 3D 구조로 가는 이유는 평면 구조에서 집적률을 높여서 가격을 낮추는데 한계가 왔기 때문이구요 문제는 3D 공정이 집적률늘 높일수는 있지만 공정이 더 복잡해져서 비용이 더 들어가는거구요 결국 따지면 아직은 칩당 가격은 3D가 더 비쌀거에요 삼성에서 3D 낸드 판다고 하는거 사면 베타테스터 되는거에요