https://www.econovill.com/news/articleView.html?idxno=531056

https://www.eetimes.com/ibm-unveils-worlds-first-2-nm-chip/

In IBM’s 2 nm chip, each transistor has three stacked nanosheets with 40 nm width and 5 nm height (5 nm, for reference, is about the same thickness as two strands of DNA). The transistors’ pitch is 44 nm and their gate length is 12 nm.

Note that the name “2 nm” does not relate to any particular size of any feature on the chip; the name of the process node is intended to reflect equivalent performance of a planar transistor with that feature size.

위 한글기사는 선폭 2nm라해서 잘못된 기사이고요.  GAA Transistor로 개발해서 기존의 FinFet을 대체할 것이고, 2nm라는건 물리적 숫자가 아니라 옛날 planar tr.에 비교했을때의 reference number라는 내용이에요.  그래도 가장 중요한 gate length가 12nm까지 내려오는군요.  현 7nm finfet 공정보다 45% 성능향상 75% power 감소 예상하고 있고. 

인텔도 이 프로젝트에 참여했고, 인텔은 2024년이후에 2nm GAA로 제품생산할듯하다하고.  물론 삼성 TSMC도 각각 따로 GAA 개발중인데 IBM이 먼저 언론보도 냈네요.

삼성은 GAAFET을 넘어 MBCFET 으로 진보하고 있습니다.
FINFET -> GAAFET -> MBCFET
같은 선폭이라고 같은 영역이 아니죠.

삼성은 지난 3월에 이미 3nm GAA 적용된 SRAM 제품을 선보였고, 앞으로 MBC 기술로 가겠다고 했습니다.

와우~~ 좋은소식이네요 ㅎㅎㅎ