.
삼성전자는 오는 2024년 3나노 게이트올어라운드(GAA) 2세대 공정을 계획하고 있다. 2세대 공정은 같은 기준으로 전력
50% 절감, 성능 30% 향상, 면적 35% 축소 등의 효과를 기대하고 있다. 또 2025년을 목표로 GAA를
적용한 2나노 공정 개발도 서두르고 있다. 업계에서는 삼성전가
세계 최초로 3나노 공정에 GAA 기술을 적용한 만큼, 승부를 겨뤄볼 만하다고 평가한다.
삼성전자는 SEDEX 2022에서 2나노 공정 전환 과정에서 BSPDN(Back Side Power Delivery Network)을 적극적으로 활용하겠다고 밝혔다.
박 수석연구원은 “파운드리 시장에서 미세공정 기술은 하이케이 메탈 게이트(High K Metal Gate) 기반 플래너 펫(Planar FET)에서 핀펫(FinFET)→MBCFET→BSPDN으로 진화하고 있다”
논문에 따르면 가령 SRAM 매크로의 경우, BSPDN 방식으로 구현하면 FSPDN 대비 44% 성능 개선, 전력 효율성은 30% 향상되는 것으로 나타났다. 로직의 경우 속도는 2.5배, 효율성은 60% 개선되는 것으로 조사됐다. 전력 공급 네트워크를 웨이퍼 후면으로 이동시킬 수 있다면 전면 부분 라우팅 혼잡 문제를 해결할 수 있다는 것이 논문의 핵심 내용이다.
https://www.thelec.kr/news/articleView.html?idxno=18342