https://youtu.be/dkXme5rfzfM

TSMC = GAAFET
삼성은 그거개선한 MBCFET씀. 인텔도 저표보면 덴시티 졸라 높지만.. MBCFET개발중임.

한국 반도체 위기, 삼성 총수 부재는 뼈아픈 상황”(feat. 김형준 서울대 명예 교수)
이거 말고도 무슨 위기 선동질하는 영상들이 많네..

트랜지스터 밀도가 칩을 평가하는 유일한 기준은 아님. 근데 그것과 별개로 외신과 해외 반응들 보면 애널리스트, 엔지니어들도 대체로 미세공정에서 TSMC의 공정을 호평하는 분위기인것도 부정할 수 없음. (실적이랑 수율이슈, 발열이슈 때문에 그런듯) 일단 내년의 3나노 MBCFET을 논란 없이 성공시키고, 다음 단계로 삼성이 선매입했다고 전해지는 High-NA EUV 공정의 빠른 도입과 함께 국내 협력사들 전반을 키워서 대만이 35년간 탄탄하게 키워온 노하우와 생태계를 부지런히 따라잡아야 함.

현재 FinFET 공정에서 밀도만 높이면 양자 터널링 효과 때문에 누설 전류가 많아서 클럭을 높이질 못함.
그럼 모바일 칩밖에 못만듬.

삼성 GAA 는 저걸로 모바일과 고성능칩 모두 잡겠다는 계산으로 만드는거라,
밀도 보다는 3나노에서 나오는 전력 특성을 봐야 함.

아마 기존 FinFET 보다 우수할 것으로 생각되는데, 그러면 인텔, 엔비디아등 고성능 칩도 수주 가능할 것임.

감사합니다 삼전 주주라 이것저것  보다 여기 전문가 분들 많은거  같아 올렸어요

고맙네요. 저 역시 삼전 주주인데 참고할 만한 자료군요.

제일 중요한 패러미터는 면적당 트랜지스터 수인데 삼성 < 인텔 < < TSMC 인 상황이군요.
TSMC를 100%기준을 잡으면 인텔이 67%,  삼성은 56%, TSMC 와는 거의 1세대 차이가 나는 군요.
참고로 작년에 나온 아이폰 12 의 A14 칩에 쓴 TSMC 의 5 나노 칩 공정의 밀도가 173.1 MT/mm2 입니다.  그러니  삼성의 3 나노 공정은 TSMC 의 5나노 공정과 동급공정이라고 보면 됩니다.
즉 삼성 3 나노 = TSMC 5나노 (-4%) =  인텔 7나노 (+17%) 정도로 보면 되겠습니다.

퀄컴도 삼성이 만든 스냅드래곤 888 이 발열문제가 있어서 2022년 플래그십은 TSMC 의 공정으로 쓴다고 합니다. Apple 때도 그렇고 여전히 발열이 발목을 잡는 군요. 하지만 애플도 2021 년 아이폰 13(?) 에는 시간상 TSMC 의 3 나노 공정을 쓰기는 어려울 듯 하고 아마도  5나노 공정을 약간 더 개량한 4 나노 공정을 써서 작년 TSMC 5 나노 공정을 쓴 아이폰 12 (A14칩) 에 비해 성능향상이 크지는 않을 듯.

저런지표보면 3나노 양산가도 딱히 티에스엠시나인텔보단 압도적인 기술력으로 외칠수도없겠네요.

응원합니다